資料詳細

  • 1 件中、 1 件目

【図書】 ディジタル集積回路の設計と試作

浅田邦博 ／編, 越智裕之 ／著, 池田誠 ／著, 小林和淑 ／著, ＶＤＥＣ ／監修   -- 培風館 -- ２０００．０６ -- ２７ｃｍ -- １４１ｐ

資料詳細

タイトル ディジタル集積回路の設計と試作
著者名等 浅田邦博 ／編, 越智裕之 ／著, 池田誠 ／著, 小林和淑 ／著, ＶＤＥＣ ／監修  
出版 培風館 ２０００．０６
大きさ等 ２７ｃｍ １４１ｐ
分類 549.7
件名 集積回路
内容 索引あり
要旨 ＬＳＩ設計はかつての図面をもとにした設計から、ハードウェア記述言語（ＨＤＬ）を用いたプログラミング感覚で行われるものに様変わりし、生産性の向上と設計資産活用という概念を生んだ。本書は代表的なＨＤＬの一つである、Ｖｅｒｉｌｏｇ‐ＨＤＬを用いた、ディジタル集積回路設計の入門書である。ディジタル回路の基本を述べ、Ｖｅｒｉｌｏｇ‐ＨＤＬの基本を例を交えて丁寧に解説している。シミュレーション検証の方法、論理合成を効率よく利用するためのコーディング技術、具体的設計例としての電卓の設計と、設計したディジタル回路を実チップに仕上げる具体的手順を述べた。
目次 第１章　序章；第２章　初めてのＶｅｒｉｌｏｇ‐ＨＤＬ；第３章　Ｖｅｒｉｌｏｇ‐ＨＤＬの文法；第４章　合成可能な記述の書き方；第５章　電卓の設計；第６章　電卓の周辺回路の設計；第７章　セルベース／ゲートアレイ方式のマッピング
ISBN(13)、ISBN 　　 4-563-03547-5
書誌番号 1100038294

ページの先頭へ

所蔵

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館 所蔵場所 別置 請求記号 資料区分 状態 取扱 資料コード
中央 書庫 549.7/236 一般書 利用可 - 2020709300 iLisvirtual

ページの先頭へ