資料詳細

  • 1 件中、 1 件目

【図書】 ＶＨＤＬ，Ｖｅｒｉｌｏｇ，ＡＨＤＬによるデジタルシステム設計

原田豊 ／著   -- 丸善 -- ２００３．３ -- ２６ｃｍ -- １８０ｐ

資料詳細

タイトル ＶＨＤＬ，Ｖｅｒｉｌｏｇ，ＡＨＤＬによるデジタルシステム設計
著者名等 原田豊 ／著  
出版 丸善 ２００３．３
大きさ等 ２６ｃｍ １８０ｐ
分類 549.7
件名 集積回路
注記 文献あり　索引あり
著者紹介 １９４６年静岡県生まれ。７１年東京工業大学理工学研究科修士課程修了。７１～９２年日立製作所、中央研究所勤務。７９～８０年米国カリフォルニア大学バークレイ校客員研究員。９１～２０００年電気通信大学工学部非常勤講師。９２～現在、国士舘大学工学部教授。
内容紹介 システムの記述に必須なハードウエア記述言語として、実践的に使われているＶＨＤＬ、Ｖｅｒｉｌｏｇ、ＡＨＤＬによるデジタルシステムのデザイントータルプロフェッショナルガイド。３言語の長所・短所を徹底的解説。
要旨 本書は、ハードウェア記述言語―ＨＤＬ（ＶＨＤＬ、Ｖｅｒｉｌｏｇ、ＡＨＤＬ）によるデジタルシステム設計のガイドブックである。解説編では、三つを比較整理し、初心者向きに丁寧な解説を加えてある。演習編では、比較的容易に入手できるＡｌｔｅｒａ社のＭａｘ＋Ｐｌｕｓ２を使うことを前提に、経験を積むのに便利な演習プロジェクトを複数用意した。
目次 ＦＰＧＡ集積回路の構造；解説編（ＨＤＬを使ったシステムの記述（ＨＤＬと設計フロー；ＨＤＬ記述の構成；メモリ回路））；演習編（システムデザイン演習（システム集積回路；プロジェクトＡ　交通信号機；プロジェクトＢ　自動販売機　ほか））
ISBN(13)、ISBN 　　 4-621-07164-5
書誌番号 1103020983

ページの先頭へ

所蔵

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館 所蔵場所 別置 請求記号 資料区分 状態 取扱 資料コード
中央 書庫 549.7/238 一般書 利用可 - 2028958385 iLisvirtual

ページの先頭へ