資料詳細

  • 1 件中、 1 件目

【図書】 Ｓｙｓｔｅｍ　ＶｅｒｉｌｏｇによるＬＳＩ設計

Ｓｔｕａｒｔ　Ｓｕｔｈｅｒｌａｎｄ ／著, Ｓｉｍｏｎ　Ｄａｖｉｄｍａｎｎ ／著, Ｐｅｔｅｒ　Ｆｌａｋｅ ／著, 浜口加寿美 ／〔ほか〕訳   -- 丸善 -- ２００５．１ -- ２１ｃｍ -- ３１２ｐ

資料詳細

タイトル Ｓｙｓｔｅｍ　ＶｅｒｉｌｏｇによるＬＳＩ設計
著者名等 Ｓｔｕａｒｔ　Ｓｕｔｈｅｒｌａｎｄ ／著, Ｓｉｍｏｎ　Ｄａｖｉｄｍａｎｎ ／著, Ｐｅｔｅｒ　Ｆｌａｋｅ ／著, 浜口加寿美 ／〔ほか〕訳  
出版 丸善 ２００５．１
大きさ等 ２１ｃｍ ３１２ｐ
分類 549.7
件名 集積回路
注記 Ｓｙｓｔｅｍ　Ｖｅｒｉｌｏｇ　ｆｏｒ　ｄｅｓｉｇｎ．／の翻訳
注記 索引あり
内容紹介 チップ開発時間の大幅短縮を実現する、Ｓｙｓｔｅｍ　Ｖｅｒｉｌｏｇの将来のハードウェア設計　検証言語の学習を始めるための絶好の入門書。ＬＳＩ設計技術者・検証技術者の必読書。
要旨 ＳｙｓｔｅｍＶｅｒｉｌｏｇは、Ｖｅｒｉｌｏｇ　ＨＤＬを新たに大幅に機能強化したものであり、デザイン、テストベンチ、形式的検証、Ｃ言語ベースＡＰＩが大幅に機能拡張されている。これらの拡張機能は、設計者、検証エンジニア、アーキテクトに重要な新機能を提供し、異なるプロジェクトメンバ間でのチームワークと連携の改善を可能にする。ＳｙｓｔｅｍＶｅｒｉｌｏｇベースのＥＤＡツールを採用した開発チームでは、生産性が向上し、短期間で高品質な設計が可能になる。本書は、ＳｙｓｔｅｍＶｅｒｉｌｏｇと将来のハードウェア設計言語の学習を始めるための絶好の書籍である。
目次 第１章　ＳｙｓｔｅｍＶｅｒｉｌｏｇ概要；第２章　ＳｙｓｔｅｍＶｅｒｉｌｏｇのリテラル値と組み込みデータ型；第３章　ＳｙｓｔｅｍＶｅｒｉｌｏｇのユーザ定義型と列挙型；第４章　ＳｙｓｔｅｍＶｅｒｉｌｏｇの配列、構造体、共用体；第５章　ＳｙｓｔｅｍＶｅｒｉｌｏｇの手続き的ブロック、タスク、ファンクション；第６章　ＳｙｓｔｅｍＶｅｒｉｌｏｇの手続き文；第７章　ＳｙｓｔｅｍＶｅｒｉｌｏｇによるステートマシンのモデリング；第８章　ＳｙｓｔｅｍＶｅｒｉｌｏｇの設計階層；第９章　ＳｙｓｔｅｍＶｅｒｉｌｏｇインタフェース；第１０章　ＳｙｓｔｅｍＶｅｒｉｌｏｇによる設計例；第１１章　動作デモリングとトランザクションレベル・モデリング
ISBN(13)、ISBN 　　 4-621-07515-2
書誌番号 1105005699
URL https://opac.lib.city.yokohama.lg.jp/winj/opac/switch-detail.do?bibid=1105005699

ページの先頭へ

所蔵

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館 所蔵場所 別置 請求記号 資料区分 状態 取扱 資料コード
中央 ４階自然科学 Map 549.7 一般書 利用可 - 2033893810 iLisvirtual

ページの先頭へ