Verilog HDL SILOSによるシステム・回路の検証 --
鈴木八十二 /著   -- 日刊工業新聞社 -- 2007.7 -- 21cm -- 276p

資料詳細

タイトル ディジタル論理回路・機能入門
副書名 Verilog HDL SILOSによるシステム・回路の検証
著者名等 鈴木八十二 /著  
出版 日刊工業新聞社 2007.7
大きさ等 21cm 276p
分類 549.3
件名 電子回路
注記 文献あり 索引あり
目次 第1章 ディジタルとは?;第2章 ブール代数、Verilog HDLによる論理機能の検証;第3章 組合せ論理回路;第4章 順序論理回路;第5章 カウンタ(計数回路)と分周回路;第6章 演算回路とマイクロプロセッサ;Q&A解答
ISBN(13)、ISBN 978-4-526-05904-9   4-526-05904-8
書誌番号 1107055139
URL https://opac.lib.city.yokohama.lg.jp/winj/opac/switch-detail.do?bibid=1107055139

所蔵

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館 所蔵場所 別置 請求記号 資料区分 状態 取扱 資料コード
中央 4階自然科学 Map 549.3 一般書 利用可 - 2039018120 iLisvirtual