高橋隆一 /著   -- 共立出版 -- 2008.11 -- 26cm -- 144p

資料詳細

タイトル Verilog HDLによるシステム開発と設計
著者名等 高橋隆一 /著  
出版 共立出版 2008.11
大きさ等 26cm 144p
分類 549.7
件名 集積回路
注記 並列タイトル:System development and design using Verilog HDL
注記 文献あり 索引あり
著者紹介 1954年千葉県生まれ。78年早稲田大学理工学部卒。81年東京工業大学大学院修士課程修了、NEC入社。91年東京工業大学工学部情報工学科助手。2007年広島市立大学大学院情報科学研究科情報工学専攻准教授、広島市立大学情報科学部情報工学科兼務。
内容紹介 学部3年生以上を主な対象に、Verilog HDLを使用して、コンピュータの仕組みと設計方法の基本を解説したテキスト。付録として、Verilog HDLの規約や記述例などを掲載。
目次 第1章 ハードウエアを記述するということ;第2章 Verilog HDLの基本;第3章 命令解釈実行サイクルの記述;第4章 パイプライン化;第5章 スーパースカラ;第6章 設計検証
ISBN(13)、ISBN 978-4-320-12222-2   4-320-12222-4
書誌番号 1108084405
URL https://opac.lib.city.yokohama.lg.jp/winj/opac/switch-detail.do?bibid=1108084405

所蔵

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館 所蔵場所 別置 請求記号 資料区分 状態 取扱 資料コード
中央 4階自然科学 549.7 一般書 貸出中 - 2041688540 iLisvirtual