資料詳細

  • 1 件中、 1 件目

【図書】 ＲＩＳＣ－５とＣｈｉｓｅｌで学ぶはじめてのＣＰＵ自作

オープンソース命令セットによるカスタムＣＰＵ実装への第一歩 --
西山悠太朗 ／著, 井田健太 ／著   -- 技術評論社 -- ２０２１．９ -- ２３ｃｍ -- ３１７ｐ

資料詳細

タイトル ＲＩＳＣ－５とＣｈｉｓｅｌで学ぶはじめてのＣＰＵ自作
副書名 オープンソース命令セットによるカスタムＣＰＵ実装への第一歩
著者名等 西山悠太朗 ／著, 井田健太 ／著  
出版 技術評論社 ２０２１．９
大きさ等 ２３ｃｍ ３１７ｐ
分類 548.22
件名 中央処理装置
注記 文献あり　索引あり
著者紹介 【西山悠太朗】１９９１年生まれ。東京大学卒。株式会社フィックスターズＲＩＳＣ－Ｖ研究所研究員。ウエストバーグ株式会社代表取締役。メディア事業や教育出版事業など複数の事業売却を経験。著書に『現場のプロから学ぶＳＥＯ技術バイブル』（マイナビ）など。（本データはこの書籍が刊行された当時に掲載されていたものです）
要旨 本書では、ＵＣバークレーで開発されたオープンソースの命令セット（ＩＳＡ）「ＲＩＳＣ‐Ｖ」を用いて、ＣＰＵの作り方を解説します。コンピュータ・アーキテクチャ、ハードウェアに関する知識があまりない方にも理解できるように、基礎からわかりやすく学ぶ構成となっています。ＣＰＵとコンピュータ・アーキテクチャのしくみを解説したうえで、基本整数命令の実装から、ＣＰＵの高速化で活躍するパイプラインの実装、スーパーコンピュータでも活躍するベクトル拡張命令（ＳＩＭＤ）、さらに汎用ＣＰＵでは負荷の高い処理をより高速に実行するためにＣＰＵへ追加可能なカスタム命令の実装までを行います。ＣＰＵ設計に用いる基本言語としては、Ｖｅｌｉｌｏｇを抽象化したＨＤＬ（ハードウェア記述言語）であるＣｈｉｓｅｌを利用しています。ＣＰＵの自作範囲に関して、手順が煩雑なＦＰＧＡでの動作確認は行わず、ソフトウェア上でのエミュレーションをゴールとしているので、ソフトウェアエンジニアの方にも取っ付きやすいものとなっています。巻末には、昨今ＲＩＳＣ‐Ｖが注目されている理由を整理するため、ＲＩＳＣ‐Ｖのもたらす価値についてまとめています。
目次 第１部　ＣＰＵ自作のための基礎知識（ＣＰＵとは何か；コンピュータ・アーキテクチャ　ほか）；第２部　簡単なＣＰＵの実装（環境構築；命令フェッチの実装　ほか）；第３部　パイプラインの実装（パイプラインとは；パイプラインレジスタの実装　ほか）；第４部　ベクトル拡張命令の実装（ベクトル命令とは；ＶＳＥＴＶＬＩ命令の実装　ほか）；第５部　カスタム命令の実装（カスタム命令の意義；ポピュレーションカウント命令の実装　ほか）
ISBN(13)、ISBN 978-4-297-12305-5　　 4-297-12305-3
書誌番号 1113901368
URL https://opac.lib.city.yokohama.lg.jp/winj/opac/switch-detail.do?bibid=1113901368

ページの先頭へ

所蔵

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館 所蔵場所 別置 請求記号 資料区分 状態 取扱 資料コード
中央 ４階自然科学 Map 情報科学 548.2 一般書 利用可 - 2071158961 iLisvirtual

ページの先頭へ