資料詳細

  • 1 件中、 1 件目

【図書】 ＳｙｓｔｅｍＶｅｒｉｌｏｇによるＦＰＧＡ／ディジタル回路設計入門

小林和淑 ／監修, 小林和淑 ／共著, 寺澤真一 ／共著, 吉河武文 ／共著, 塩見準 ／共著, 門本淳一郎 ／共著   -- オーム社 -- ２０２３．１１ -- ２４ｃｍ -- １８３ｐ

資料詳細

タイトル ＳｙｓｔｅｍＶｅｒｉｌｏｇによるＦＰＧＡ／ディジタル回路設計入門
著者名等 小林和淑 ／監修, 小林和淑 ／共著, 寺澤真一 ／共著, 吉河武文 ／共著, 塩見準 ／共著, 門本淳一郎 ／共著  
出版 オーム社 ２０２３．１１
大きさ等 ２４ｃｍ １８３ｐ
分類 549.7
件名 ハードウェア記述言語
注記 文献あり　索引あり
著者紹介 【小林和淑】京都工芸繊維大学電気電子工学系教授。博士（工学）（京都大学）。〈おもな著書〉『ディジタル集積回路の設計と試作』（共著、培風館）など。（本データはこの書籍が刊行された当時に掲載されていたものです）
要旨 ＨＤＬは、高い抽象度でハードウェアの動作を記述することを目的に開発されました。本書は、順序同期回路をＳｙｓｔｅｍＶｅｒｉｌｏｇで記述しＬＳＩやＦＰＧＡに実装したい設計者向けに、設計事例をもとに解説しています。
目次 第１章　ＳｙｓｔｅｍＶｅｒｉｌｏｇとは；第２章　ＦＰＧＡへの実装入門；第３章　ディジタル回路入門；第４章　ＳｙｓｔｅｍＶｅｒｉｌｏｇによる順序回路；第５章　ＳｙｓｔｅｍＶｅｒｉｌｏｇによるプロセッサの設計と実装；第６章　ＳｙｓｔｅｍＶｅｒｉｌｏｇによるＡＳＩＣ設計；第７章　ＳｙｓｔｅｍＶｅｒｉｌｏｇとＶｅｒｉｌｏｇ　ＨＤＬの対比と記述の罠
ISBN(13)、ISBN 978-4-274-23101-8　　 4-274-23101-1
書誌番号 1122099831
URL https://opac.lib.city.yokohama.lg.jp/winj/opac/switch-detail.do?bibid=1122099831

ページの先頭へ

所蔵

所蔵は 1 件です。現在の予約件数は 1 件です。

所蔵館 所蔵場所 別置 請求記号 資料区分 状態 取扱 資料コード
中央 ４階自然科学 549.7 一般書 予約準備中 - 2075620384 iLisvirtual

ページの先頭へ