資料詳細

  • 1 件中、 1 件目

【図書】 ＳｙｓｔｅｍＶｅｒｉｌｏｇによるモデリングと論理合成

ハードウェア記述言語による回路設計の基礎 --
篠塚一也 ／著   -- 共立出版 -- ２０２６．１ -- ２６ｃｍ -- ２２７ｐ

資料詳細

タイトル ＳｙｓｔｅｍＶｅｒｉｌｏｇによるモデリングと論理合成
副書名 ハードウェア記述言語による回路設計の基礎
著者名等 篠塚一也 ／著  
出版 共立出版 ２０２６．１
大きさ等 ２６ｃｍ ２２７ｐ
分類 549.7
件名 ハードウェア記述言語
注記 並列タイトル：ＲＴＬ　Ｍｏｄｅｌｉｎｇ　ａｎｄ　Ｌｏｇｉｃ　Ｓｙｎｔｈｅｓｉｓ　ｗｉｔｈ　ＳｙｓｔｅｍＶｅｒｉｌｏｇ
注記 文献あり　索引あり
著者紹介 １９７３年、名古屋大学理学研究科数学研究生修了。シリコンバレーの主要ベンダーでＥＤＡツールの設計・開発業務従事などを経て、２００６年、日本に帰国し、自社アートグラフィックスのＥＤＡ製品開発を担当し、現在に至る。（本データはこの書籍が刊行された当時に掲載されていたものです）
目次 第１章　概要；第２章　設計に必要なＳｙｓｔｅｍ　Ｖｅｒｉｌｏｇの基礎知識；第３章　ブール代数と論理合成；第４章　論理合成とａｌｗａｙｓ；第５章　エンコーディング；第６章　整数表現と演算；第７章　組み合わせ回路と論理合成；第８章　ラッチ；第９章　シーケンシャル回路と論理合成；第１０章　ＦＳＭ；第１１章　練習問題の解答
ISBN(13)、ISBN 978-4-320-12592-6　　 4-320-12592-4
書誌番号 1125057061
URL https://opac.lib.city.yokohama.lg.jp/winj/opac/switch-detail.do?bibid=1125057061

ページの先頭へ

所蔵

所蔵は 1 件です。現在の予約件数は 2 件です。

所蔵館 所蔵場所 別置 請求記号 資料区分 状態 取扱 資料コード
中央 ４階自然科学 549.7 一般書 貸出中 - 2079365095 iLisvirtual

ページの先頭へ