VerilogHDLとVHDLによるCPU設計 --
深山正幸 /〔ほか〕著   -- 共立出版 -- 1999.06 -- 24cm -- 201p

資料詳細

タイトル HDLによるVLSI設計
副書名 VerilogHDLとVHDLによるCPU設計
著者名等 深山正幸 /〔ほか〕著  
出版 共立出版 1999.06
大きさ等 24cm 201p
分類 549.7
件名 集積回路
内容 文献あり 索引あり
目次 第1章 VLSI設計の概略;第2章 HDLを用いたトップダウン設計;第3章 RTL記述のためのHDL構文と意味;第4章 RTL部品のHDLによる記述;第5章 論理合成技術;第6章 検証技術;第7章 HDLによる8ビットCPU設計
ISBN(13)、ISBN    4-320-02934-8
書誌番号 1199034386

所蔵

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館 所蔵場所 別置 請求記号 資料区分 状態 取扱 資料コード
中央 書庫 549.7/72/1999 一般書 利用可 - 2017391910 iLisvirtual