資料詳細

  • 1 件中、 1 件目

【図書】 ＶＨＤＬ（ブイエイチディエル）デジタル回路設計標準講座

Ｍａｒｋ　Ｚｗｏｌｉｎ´ｓｋｉ ／著, 宇野みれ ／訳, 宇野俊夫 ／監修   -- 翔泳社 -- ２００７．５ -- ２３ｃｍ -- ３９５ｐ

資料詳細

タイトル ＶＨＤＬ（ブイエイチディエル）デジタル回路設計標準講座
著者名等 Ｍａｒｋ　Ｚｗｏｌｉｎ´ｓｋｉ ／著, 宇野みれ ／訳, 宇野俊夫 ／監修  
出版 翔泳社 ２００７．５
大きさ等 ２３ｃｍ ３９５ｐ
分類 549.3
件名 電子回路 , 電子計算機
注記 Ｄｉｇｉｔａｌ　ｓｙｓｔｅｍ　ｄｅｓｉｇｎ　ｗｉｔｈ　ＶＨＤＬ．２ｎｄ　ｅｄ．／の翻訳
注記 文献あり　索引あり
要旨 ステート、デコーダ、マルチプレクサ、プライオリティエンコーダ、加算器、パリティチェッカｅｔｃ。非同期順序回路の設計、アナログ回路とのインタフェースにまで踏み込んだ、世界標準ハードウェア記述言語の体系的全貌。付録・ＶＨＤＬ、標準関連リソース、Ｖｅｒｉｌｏｇの概要、共有変数パッケージ。
目次 第１章　はじめに；第２章　組合せ論理回路の設計；第３章　ＶＨＤＬゲートモデルを使った組合せ論理回路；第４章　組合せ論理回路のビルディングブロック；第５章　同期式順序回路の設計；第６章　順序回路の論理ブロックのＶＨＤＬモデル；第７章　複雑なシーケンシャルシステム；第８章　ＶＨＤＬのシミュレーション；第９章　ＶＨＤＬによる論理合成；第１０章　デジタルシステムのテスト；第１１章　テスト性を高めるための設計；第１２章　非同期式順序回路の設計；第１３章　アナログとのインタフェース
ISBN(13)、ISBN 978-4-7981-1385-2　　 4-7981-1385-9
書誌番号 1107036832
URL https://opac.lib.city.yokohama.lg.jp/winj/opac/switch-detail.do?bibid=1107036832

ページの先頭へ

所蔵

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館 所蔵場所 別置 請求記号 資料区分 状態 取扱 資料コード
中央 ４階自然科学 Map 549.3 一般書 利用可 - 2038675470 iLisvirtual

ページの先頭へ